# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-128248

(43) Date of publication of application: 16.05.1997

(51)Int.Cl.

GO6F 9/46

(21)Application number : 07-283808

(71)Applicant: MATSUSHITA ELECTRIC IND CO

LTD

(22)Date of filing:

31.10.1995


(72)Inventor: SUEHIRO KENICHI

#### (54) MICROPROCESSOR

#### (57)Abstract:

PROBLEM TO BE SOLVED: To shorten the execution switching time of processing programs without making a processing management program complicated when plural processing programs are executed in parallel on a time-division basis.

SOLUTION: This microprocessor is provided with two register groups, i.e., a 1st register group 20 dedicated to the processing management program and a 2nd register group 30 common to all normal processes. For switching from a process which is being executed to a next process, a register switching circuit 40 makes the 1st register group 20 effective with a process management start signal from an execution program switching circuit 41. The execution program switching circuit 41 outputs a normal process start signal to the register switching circuit 40 to make the 2nd register group 30 effective. At the time of the switching of execution processes, the processing management program can be executed without reloading or saving register data from or to the



1st register group 20, so the execution switching time of the processing programs can be shortened.

# (19)日本国特許庁 (JP) (12) 公開特許公報 (A)

### (11)特許出願公開番号

## 特開平9-128248

(43)公開日 平成9年(1997)5月16日

(51) Int.Cl.<sup>6</sup>

識別記号

庁内整理番号

 $\mathbf{F}$  I

技術表示箇所

G06F 9/46

313

G06F 9/46 313C

審査請求 未請求 請求項の数4 OL (全 15 頁)

(21)出願番号

特願平7-283808

(22)出顧日

平成7年(1995)10月31日

(71)出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(72)発明者 末▲廣▼ 憲一

大阪府門真市大字門真1006番地 松下電器

産業株式会社内


(74)代理人 弁理士 松村 博

#### (54) 【発明の名称】 マイクロプロセッサ

#### (57)【要約】

【課題】 複数の処理プログラムを時分割で並列に実行 するとき、処理管理プログラムが複雑にならず、処理プ ログラムの実行切換時間を短縮する。

【解決手段】 処理管理プログラム専用の第1のレジス タ群20と、通常処理全てに共用の第2のレジスタ群30と の2つのレジスタ群を設ける。実行中の処理0から処理 1へ切り換えを行なう場合、実行プログラム切換回路41 からの処理管理起動信号でレジスタ切換回路40が第1の レジスタ群20を有効にする。処理管理プログラムにより 次処理1を決定しその実行準備を行なう。実行プログラ ム切換回路41は、通常処理起動信号をレジスタ切換回路 40へ出力し第2のレジスタ群30を有効にする。実行処理 の切り換え時に、第1のレジスタ群20のレジスタデータ の復帰および退避を行なわず処理管理プログラムを実行 できるため、処理プログラムの実行切換時間を短縮でき る。



1

#### 【特許請求の範囲】

【請求項1】 通常処理のプログラムや該プログラムの 処理管理をするプログラムの実行に用いられる少なくと も2つ以上からなるレジスタ群と、プログラムの実行切 換信号を発生する実行プログラム切換手段と、前記実行 切換信号に基づいて、前記レジスタ群のいずれか1つを 有効とするレジスタ切換手段と、前記プログラムのそれ ぞれに対応したレジスタデータを格納するレジスタデー タ格納手段とを備えたことを特徴とするマイクロプロセ ッサ。

【請求項2】 通常の処理プログラムを管理する処理管 理プログラムの実行に用いられる第1のレジスタ群と、 通常の処理プログラムの実行に用いられる第2のレジス タ群と、前記処理管理プログラムと前記処理プログラム との実行切換信号を発生する実行プログラム切換手段 と、前記実行切換信号に基づいて、前記第1および第2 のレジスタ群のいずれか1つを有効とするレジスタ切換 手段と、複数の処理プログラムのそれぞれに対応したレ ジスタデータを格納するレジスタデータ格納手段とを備 えたことを特徴とするマイクロプロセッサ。

【請求項3】 通常の処理プログラムを管理する処理管 理プログラムの実行に用いられる第1のレジスタ群と、 通常の処理プログラムの実行に用いられる第2のレジス タ群と、前記処理管理プログラムと前記処理プログラム との実行切換信号を発生する実行プログラム切換手段 と、前記実行切換信号に基づいて、前記第1および第2 のレジスタ群のいずれか1つを有効とするレジスタ切換 手段と、複数の処理プログラムのそれぞれに対応したレ ジスタデータを格納するレジスタデータ格納手段と、実 行中の処理プログラムのレジスタデータを格納する前記 レジスタデータ格納手段の格納領域を示す格納領域指定 データを設定する格納領域指定手段と、前記実行切換信 号と前記格納領域指定データに基づいて、前記第2のレ ジスタ群のレジスタデータを前記レジスタデータ格納手 段に退避させるレジスタデータ退避手段とを備えたこと を特徴とするマイクロプロセッサ。

【請求項4】 通常の処理プログラムを管理する処理管 理プログラムの実行に用いられる第1のレジスタ群と、 通常の処理プログラムの実行に用いられる第2のレジス タ群と、前記処理管理プログラムと前記処理プログラム 40 との実行切換信号を発生する実行プログラム切換手段 と、前記実行切換信号に基づいて、前記第1および第2 のレジスタ群のいずれか1つを有効とするレジスタ切換 手段と、複数の処理プログラムのそれぞれに対応したレ ジスタデータを格納するレジスタデータ格納手段と、実 行中の処理プログラムのレジスタデータを格納する前記 レジスタデータ格納手段の格納領域を示す格納領域指定 データを設定する格納領域指定手段と、次に実行する処 理プログラムのレジスタデータを格納する前記レジスタ データ格納手段の格納領域を示す読出領域指定データを 50 る。マイクロプロセッサの本来の処理プログラムによる

設定する読出領域指定手段と、前記実行切換信号と前記 格納領域指定データおよび前記読出領域指定データに基 づいて、前記第2のレジスタ群のレジスタデータを前記 レジスタデータ格納手段に退避し、次に実行する処理プ ログラムのレジスタデータを前記第2のレジスタ群に復 帰するレジスタデータ交換手段とを備えたことを特徴と するマイクロプロセッサ。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、通常の処理プログ ラムを管理する処理管理プログラムの実行時と、複数の 処理プログラムの実行時とに使用するレジスタ群を複数 備え、処理プログラムの切換時間を短縮し、通常の処理 プログラムの管理を容易に行なえるマイクロプロセッサ に関するものである。

#### [0002]

【従来の技術】近年の民生機器では、マイクロプロセッ サは映像音響機器のみならず、洗濯機、アイロン、炊飯 器等のあらゆる製品の内部制御を行なうデバイスとして 20 多用されており、1つの製品内に複数のマイクロプロセ ッサが使用されることも珍しくなくなってきている。こ のように1つの製品内に複数のマイクロプロセッサが使 用されるに伴い、各マイクロプロセッサ間の通信データ の増大が問題となる。また部品点数の削減も要望されて いることから、複数の処理、制御内容を1チップのマイ クロプロセッサで行なうようになってきた。

【0003】以下に従来のマイクロプロセッサについて 説明する。図7は従来のマイクロプロセッサの構成を示 したブロック図である。図7において、1は外部クロッ ク信号を基にタイミング信号を発生させるタイミングジ ェネレータ、1aは外部クロック信号の入力端子、2は 実行アドレスを供給するプログラムカウンタ、3は処理 プログラムが格納されている命令ROM、4はプログラ ムカウンタ2からの実行アドレスにより命令ROM3に 格納された命令を選択する命令選択回路、5は命令選択 回路4から供給される命令を解読し、その命令に対応し た制御信号データをマイクロプロセッサ各部に供給する 命令解読回路、6は命令により設定された時間が経過す るとイベント信号を発生するタイマー、7は割込み処理 を起動する割込処理制御回路、7aは割込信号の入力端 子、8はデータを格納するRAM、9はRAM8の何れ かの格納領域を選択するアドレスデコーダ、10はレジス タa11, レジスタb12, アキュムレータ13, フラグレジス タ14, スタックポインタ15で構成されるレジスタ群、16 は演算を行なうALU、17は入出力回路であるI/Oポ ート、17i0~17i15は入力端子、17o0~17o15は出力端 子、18はデータバス、19はアドレスバスである。

【0004】また、図8はマイクロプロセッサで実行す る処理を切り換える場合の動作の流れを示した図であ

処理を通常処理といい、複数の通常処理の実行を管理 し、マイクロプロセッサ内部や外部からの要因および処 理の優先順位に応じて、時分割でこれらの通常処理を切 り換えて実行させていく処理管理プログラムをタスクマ ネージャ処理という。図8ではプログラムの実行によっ て行なわれるソフトウエア処理である通常処理および割 り込みの管理処理として行なわれるタスクマネージャ処 理と、プログラムの実行を伴わないで行なわれるハード ウエア処理である割込切換処理のそれぞれの動作順序を 示している。

【0005】以上のように構成された、従来のマイクロ プロセッサを構成する各部について説明する。タイミン グジェネレータ1は、外部クロック入力端子1aから供 給されるクロック信号を基に、命令実行サイクルの基準 となるタイミング信号を発生し、その出力信号はプログ ラムカウンタ2およびマイクロプロセッサ各部に供給さ れている。

【0006】プログラムカウンタ2は、プログラムの実 行アドレスデータが格納されており、タイミングジェネ レータ1からのタイミング信号にしたがって、実行アド 20 レスデータを命令選択回路4に供給すると共に格納して いる実行アドレスデータの更新を行なう。また、割込処 理制御回路5から割込処理起動信号が供給されると、内 部に格納している実行アドレスデータをデータバス18を 介してRAM8に供給する。それと共に、命令ROM3 内の割込処理プログラムが格納されている実行アドレス データを新たな実行アドレスデータとして内部に設定 し、割込処理の実行が終了すると、データバス18を介し てRAM8から供給される実行アドレスデータを内部に 格納する。

【0007】命令ROM3は命令コードデータ群で構成 された複数のプログラムが格納されている。

【0008】命令選択回路4は、命令ROM3に格納さ れた命令コードデータ群の中から、プログラムカウンタ 2から供給される実行アドレスデータに対応した命令コ ードデータを選択し、選択した命令コードデータが命令 の場合には命令解読回路5に供給し、選択した命令コー ドデータがアドレスデータの場合にはプログラムカウン タ2、あるいはアドレスバス19に供給し、選択した命令 コードデータが数値データの場合にはデータバス18に供 40 給する。

【0009】命令解読回路5は、命令選択回路4から供 給された命令コードデータを解読し、各命令に対応した 制御信号をマイクロプロセッサ各部に供給する。

【0010】タイマー6は、内部にカウンタを有し、あ らかじめ設定されたカウントデータをカウントすると割 込制御処理回路7にイベント信号を供給する。

【0011】割込処理制御回路7は、タイマー6からイ ベント信号が供給されるか、入力端子7aから信号が入

タ2およびRAM8に供給する。

【0012】RAM8は、データバス18を介してディジ タルデータの読み書きを行なうランダムアクセスメモリ であり、アドレスデコーダ9が選択した格納領域に対 し、ディジタルデータの書き込みあるいは読み出しが行 なわれる。また、RAM8には並列に実行している各プ ログラムに対応したレジスタ群10の各データが格納さ れ、プログラムの切り換え時にはプログラムの命令によ って、レジスタ群10の各レジスタ内部に格納されている 10 データを対応する格納領域に格納し、次に実行を行なう プログラムに対応したレジスタ群10の各レジスタのデー タをそれぞれのレジスタに供給する。

4 .

【0013】アドレスデコーダ9は、アドレスバス19か ら供給されるアドレスデータに応じてRAM8の格納領 域を選択する。

【0014】レジスタ群10は、レジスタa11、レジスタb 12, アキュムレータ13, フラグレジスタ14, スタックポ インタ15からなり、その中のレジスタall, レジスタbl 2, アキュムレータ13は、ディジタルデータの演算を行 なうために使用するレジスタである。また、フラグレジ スタ14は、ALU16での演算結果に応じてデータが変化 する複数のフラグで構成され、スタックポインタ15は、 RAM8の格納領域を示すためのアドレスデータが格納 されるポインタレジスタである。

【0015】ALU16は、ディジタルデータの算術およ び論理演算を実行する演算器であり、その演算結果をレ ジスタa11, レジスタb12, アキュムレータ13に格納した り、データバス18を介してRAM8やI/Oポート17に 供給する。

30 【0016】 I/Oポート17は、マイクロプロセッサの 外部とデータの入出力を行なう入出力ポートであり、命 令解読回路5から供給される制御信号に従って、データ バス18から供給されるディジタルデータを出力端子170 0~17015より出力、あるいは入力端子17i0~17i15か ら入力されるディジタルデータをデータバス18に供給す

【0017】図7、図8に示した従来のマイクロプロセ ッサにおいて、割込処理によって処理管理プログラムの 処理が行なわれ、処理0から処理1に実行が切り換わる 場合の動作について説明する。図8において、時刻t1 以前では通常処理として処理0の処理プログラムが実行 されている。

【0018】タイマー6は設定された時間が経過する と、時刻t1で割込処理制御回路7にイベント信号を供 給し、割込処理制御回路7は割込処理起動信号をプログ ラムカウンタ2とRAM8に供給することで、割込処理 を起動するための割込前処理の実行が開始する。

【0019】時刻t1~t2では割込前処理として、まず スタックポインタ15に格納されているアドレスデータが 力された場合に、割込処理起動信号をプログラムカウン 50 ALU16によってデクリメントされ、アドレスバス19を 介してアドレスデコーダ9に供給される。プログラムカウンタ2は割込処理起動信号が供給されると内部に格納している処理0の実行アドレスデータをデータバス18に供給する。アドレスデコーダ9は供給されるアドレスデータに基づいてRAM8のスタック領域を選択する。データバス18を介して供給されるプログラムカウンタ2に格納されている処理0の実行アドレスデータはRAM8のスタック領域に格納される。このようにして、実行を中断する直前の処理0に対応した実行アドレスデータがRAM8に格納される。

【0020】次にプログラムカウンタ2は、命令ROM3の割込処理プログラムの実行アドレスデータを設定することによって、時刻t2でプログラムカウンタ2の実行アドレスデータの変更が終了する。

【0021】時刻t2~t3では割込処理プログラムであるタスクマネージャ処理が実行され、処理0のレジスタデータの退避が行われる。タスクマネージャ処理は、RAM8のスタック領域すなわち、スタックポインタ15に格納されたアドレスデータで示されるRAM8内部の格納領域に退避されている処理0の実行アドレスデータと、レジスタall、レジスタbl2、アキュムレータ13、フラグレジスタ14の各データとを処理0の実行に必要なデータ群として、RAM8内のタスクマネージャ処理の管理する領域に格納する。

【0022】時刻t3~t4では、タスクマネージャ処理を実行するために必要なレジスタデータの復帰処理を行なう。すなわちRAM8に格納されているタスクマネージャ処理に対応した格納領域に格納されているレジスタデータをレジスタall、レジスタbl2、アキュムレータ13、フラグレジスタ14のそれぞれ復帰する。

【0023】時刻t4~t5では、複数の通常処理の優先順位に基づいて、次に実行すべき通常処理を決定し、また、タイマー6に処理の切り換えのタイミングデータを設定する。

【0024】時刻t5~t6ではタスクマネージャ処理のレジスタデータの退避が行われる。すなわちレジスタal1,レジスタbl2,アキュムレータl3,フラグレジスタl4のデータをタスクマネージャ処理の実行に必要なデータ群として、RAM8内のタスクマネージャ処理の管理する領域に格納する。

【0025】時刻t6~t7では次に実行する通常処理である処理1のレジスタデータの復帰を行なう。すなわち、タスクマネージャ処理はスタックポインタ15に格納されたデータで示されるRAM8内部のスタック領域に、次に実行する通常処理である処理1の実行アドレスデータを設定し、RAM8内のタスクマネージャ処理の管理する領域に格納されている、処理1に対応したレジスタデータをレジスタa11,125、スタb12、アキュムレータ13、フラグレジスタ14に復帰して、割込処理終了命令を実行する。

【0026】割込処理終了命令が実行されると、時刻t7~t8では割込処理を終了して処理1を起動するための割込後処理が実行される。割込処理制御回路7は割込処理終了信号をプログラムカウンタ2とRAM8に供給し、スタックポインタ15に格納されているアドレスデータがアドレスバス19を介してアドレスデコーダ9に供給される

【0027】アドレスデコーダ9に供給されたアドレスデータはRAM8内での処理1の実行アドレスデータが 8納されたスタック領域を示している。供給されたこのアドレスデータに基づいて、RAM8のスタック領域に格納されている処理1の実行アドレスデータはデータバス18を介して、プログラムカウンタ2に供給される。割込処理終了信号が供給されているプログラムカウンタ2は、この処理の実行アドレスデータを内部に格納する。そして、スタックポインタ15に格納されているアドレスデータがALU16によってインクリメントされ割込処理が終了し、時刻t8からは処理1が実行される。

【0028】以上のようにして、タイマー6による周期 20 信号により割込処理を起動し、割込処理内でプログラム の実行切換処理を行なうことによって、従来のマイクロ プロセッサでのプログラム実行の切り換えを行なうこと ができる。

#### [0029]

【発明が解決しようとする課題】しかしながら、従来のこのような構成では、複数の処理プログラムの実行を切り換える場合には、これら複数のプログラムの実行切換を管理する処理管理プログラムによって、複数のプログラムの実行順序の決定だけでなく、実行を中断する処理プログラムに対応したレジスタデータの退避、次に実行を行なう処理プログラムに対応したレジスタデータの復帰および処理管理プログラムのレジスタデータの復帰および処理管理プログラムのレジスタデータの復帰および処理管理プログラムのレジスタデータの復帰がよび処理管理プログラムが直接になる。また、マイクロプロセッサが行なうソフトウエア処理全体の中で、本来の処理である通常処理の実行に要する時間に対し、実行処理の切り換えに要する割合が多くなるという問題点を有していた。これらの2つの問題点は、切り換えを行なう処理プログラム数の増加に伴い比例してより悪化していくものである。

40 【0030】本発明は、前記従来技術の問題点を解決するものであり、処理管理プログラムの専用のレジスタ群と通常処理の全てに共用のレジスタ群との2つのレジスタ群を設けることによって、レジスタデータの退避,復帰の処理回数を減少させ、さらに切り換えに伴うタスクマネージャ処理と並列に行なうため、複数の処理プログラムを時分割で実行しても処理管理プログラムが複雑にならない。また、プログラムの実行切換時間も短縮され、本来の処理に対する稼働率が非常に高いマイクロプロセッサを提供することを目的とする。

50 [0031]

【課題を解決するための手段】この目的を達成するため に、本発明は、通常の処理プログラムを管理する処理管 理プログラムの実行に用いられる第1のレジスタ群と、 通常の処理プログラムの実行に用いられる第2のレジス タ群と、処理管理プログラムと処理プログラムとの実行 切換信号を発生する実行プログラム切換手段と、実行切 換信号に基づいて、第1および第2のレジスタ群のいず れか1つを有効とするレジスタ切換手段と、複数の処理 プログラムのそれぞれに対応したレジスタデータを格納 するレジスタデータ格納手段とを備え、処理管理プログ 10 ラムを実行する場合には、レジスタ切換手段により第1 のレジスタ群が動作状態となり、処理プログラムのの実 行切換を行なう度に処理管理プログラムのレジスタデー タの復帰および退避を行なう必要がない。

【0032】さらに、実行中の処理プログラムのレジス タデータを格納するレジスタデータ格納手段の格納領域 を示す格納領域指定データを設定する格納領域指定手段 と、実行切換信号と格納領域指定データに基づいて、第 2のレジスタ群のレジスタデータをレジスタデータ格納 手段に退避させるレジスタデータ退避手段とを備え、処 20 理プログラムの実行切換時には、レジスタデータ退避手 段が格納領域指定データに基づいて、処理管理プログラ ムの実行中に自動的に通常処理のレジスタデータをレジ スタデータ格納手段に格納し、処理管理プログラムのソ フトウエア処理によって通常処理のレジスタデータの退 避を行なう必要がなく、また、処理管理プログラムの実 行と並列にこのレジスタデータの退避が行なわれる。

【0033】さらにまた、実行中の処理プログラムのレ ジスタデータを格納するレジスタデータ格納手段の格納 領域を示す格納領域指定データを設定する格納領域指定 30 手段と、次に実行する処理プログラムのレジスタデータ を格納するレジスタデータ格納手段の格納領域を示す読 出領域指定データを設定する読出領域指定手段と、実行 切換信号と格納領域指定データおよび読出領域指定デー タに基づいて、第2のレジスタ群のレジスタデータをレ ジスタデータ格納手段に退避し、次に実行する処理プロ グラムのレジスタデータを第2のレジスタ群に復帰する レジスタデータ交換手段とを備え、処理プログラムの実 行切換時には、レジスタデータ交換手段が格納領域指定 手段および読出領域指定手段に格納されているデータに 40 基づいて、処理管理プログラムの実行中に自動的に通常 処理のレジスタデータの退避および復帰を行ない、処理 管理プログラムのソフトウエア処理によって通常処理の レジスタデータの退避および復帰を行なう必要がなく、 また、処理管理プログラムの実行と並列にこのレジスタ データの退避と復帰が行なわれるように構成したもので ある。

#### [0034]

【発明の実施の形態】以下、図面を参照しながら本発明 の実施の形態を詳細に説明する。図1は本発明の実施の

形態1におけるマイクロプロセッサの構成を示すブロッ ク図である。また以下の各図において、従来例の図7で 説明した同一作用効果のものについては同一の符号を付 す。図1において、1はタイミングジェネレータ、1a は入力端子、2はプログラムカウンタ、3は命令RO M、4は命令選択回路、5は命令解読回路、8はレジス タデータ格納手段となるRAM、9はアドレスデコー ダ、16はALU、17はI/Oポート、17i0~17i15は入 力端子、1700~17015は出力端子、18はデータバス、19 はアドレスバス、20はレジスタa21、レジスタb22、アキ ュムレータ23, フラグレジスタ24, スタックポインタ25 で構成される第1のレジスタ群、30はレジスタa31, レ ジスタb32, アキュムレータ33, フラグレジスタ34. ス タックポインタ35で構成される第2のレジスタ群、40は レジスタ切換手段となるレジスタ切換回路、41は実行プ ログラム切換手段となる実行プログラム切換回路、41a は入力端子である。

8 .

【0035】また、図2は本発明の実施の形態1におけ るマイクロプロセッサで実行する処理を切り換える場合 の動作の流れを示した図である。図2においても前記従 来例の図8と同様に、プログラムの実行によって行なわ れるソフトウエア処理である通常処理、および割込処理 として行なわれるタスクマネージャ処理と、プログラム の実行を伴わないで行なわれるハードウエア処理である 割込切換処理のそれぞれの動作順序を示している。

【0036】次に、実施の形態1のマイクロプロセッサ を構成する各部について説明する。ここで、従来例の図 7で説明した各部と同一の作用については、その説明は 省略する。

【0037】プログラムカウンタ2は、実行プログラム 切換回路41から管理処理起動信号が供給されると、内部 に格納している実行アドレスデータをデータバス18を介 してRAM8に供給すると共に、命令ROM3内の処理 管理プログラムが格納されている実行アドレスデータを 新たな実行アドレスデータとして内部に設定する。ま た、実行プログラム切換回路41から通常処理起動信号が 供給されると、データバス18を介してRAM8から供給 される実行アドレスデータを内部に格納する。

【0038】RAM8は、実行プログラム切換回路41か ら管理処理起動信号が供給されると、データバス18を介 して供給される通常処理の実行アドレスを実行アドレス 退避領域に格納する。さらに、実行中の処理プログラム に対応した第2のレジスタ群30の各データが格納され る。即ち、処理プログラムの切り換え時には、第2のレ ジスタ群30の内部に格納されているデータを対応する格 納領域に格納し、次に実行を行なう処理プログラムに対 応した第2のレジスタ群30のデータを供給する。

【0039】ALU16は、ディジタルデータの算術およ び論理演算を実行する演算器であり、レジスタ切換回路 50 40が有効としたレジスタ群に格納されたディジタルデー

タの演算を行ない、その演算結果データをそのレジスタ 群に格納したり、データバス18を介してRAM8やI/ 〇ポート17に供給する。

【0040】第1のレジスタ群20は、レジスタa21、レ ジスタb22, アキュムレータ23, フラグレジスタ24, ス タックポインタ25で構成され、通常の処理プログラムを 管理する処理管理プログラムの専用レジスタ群であり、 処理管理プログラムの実行時にのみ使用される。また、 各レジスタはデータバス18あるいはレジスタ切換回路40 を介してデータが入出力される。

【0041】第2のレジスタ群30は、レジスタa31、レ ジスタb32, アキュムレータ33, フラグレジスタ34, ス タックポインタ35で構成され、通常の処理プログラムの 共用レジスタ群であり、全ての通常処理の実行に使用さ れる。第1のレジスタ群20と同様に、各レジスタはデー タバス18あるいはレジスタ切換回路40を介してデータが 入出力される。

【0042】レジスタ切換回路40は、実行プログラム切 換回路41から管理処理起動信号が供給されると第1のレ ジスタ群20を有効とし、通常処理起動信号が供給される 20 と第2のレジスタ群30を有効とする。そして、有効とし たレジスタ群とALU16およびデータバス18, アドレス バス19とのデータの入出力を行なう。

【0043】実行プログラム切換回路41は、その内部に プログラム切換タイミングを計測するためのカウンタと 切換時間のカウントデータを格納するレジスタとを有 し、このレジスタにはプログラムにより切換間隔に対応 したカウントデータが設定され、カウント動作が行なわ れる。このカウントデータがレジスタに設定されている カウントデータと等しくなった場合には、実行するプロ 30 グラムを切り換えるための管理処理起動信号をプログラ ムカウンタ2、レジスタ切換回路40に供給する。また、 この管理処理起動信号は入力端子41aから信号が入力さ れた場合にも出力される。そして管理処理起動信号を出 力した後に、命令解読回路5から通常処理起動指令が供 給されると、実行プログラム切換回路41は通常処理起動 信号をプログラムカウンタ2、レジスタ切換回路40に供 給する。

【0044】図1、図2に示した実施の形態1のマイク ロプロセッサについて、その動作を説明する。ここで、 実行処理は処理0の次に処理1を実行するものとし、実 行プログラム切換回路41の内部カウンタには、予め処理 の切換タイミングを計測するための切換カウントデータ が設定されているものとする。

【0045】図2において、時刻t1以前では通常処理 として処理0の処理プログラムが実行されており、第2 のレジスタ群30が動作状態となっている。

【0046】実行プログラム切換回路41は内部のカウン タがレジスタに設定されたカウントデータを計測終了す 管理処理起動信号をプログラムカウンタ2、レジスタ切 換回路40及びRAM8に供給する。

【0047】時刻t1~t2では、実行プログラム切換回 路41から管理処理起動信号が出力されると、プログラム カウンタ2が内部に格納している処理0の実行アドレス データをデータバス18に供給し、RAM8はデータバス 18を介して供給されるこの処理0の実行アドレスデータ を一時的に実行アドレス退避領域に格納する。

【0048】次にプログラムカウンタ2は内部に格納さ 10 れたタスクマネージャ処理の実行アドレスデータを設定 し、レジスタ切換回路40は第2のレジスタ群30を無効と すると共に第1のレジスタ群20を有効とすることによっ て、時刻 t 2でプログラムカウンタ2の実行アドレスデ ータの変更とレジスタの切り換えが終了する。

【0049】時刻t2からはタスクマネージャ処理のプ ログラムが実行される。タスクマネージャ処理では通常 処理の管理処理として、まず時刻t2~t3の期間に、第 2のレジスタ群30に格納されている。処理0に対応した 各レジスタデータの退避を行う。すなわち、第2のレジ スタ群30の各レジスタにそれぞれ格納されているレジス タデータを、次に処理0の実行を再開する場合のため に、データバス18を介して、RAM8の処理Oに対応し た格納領域に格納する。また、タスクマネージャ処理で は、実行アドレス退避領域に一時的に格納した処理0の 実行アドレスデータもRAM8の処理0に対応した格納 領域に格納する。

【0050】時刻t3~t4の期間では、複数の通常処理 の優先順位に基づいて、次に実行すべき通常処理を決定 する。

【0051】時刻t4~t5の期間では、実行する処理の 切り換えを行なうタイミングデータを実行プログラム切 換回路41に設定する。

【0052】時刻t5~t6の期間では、時刻t3~t4の 期間で決定した次に実行する通常処理の実行準備を行な う。すなわち、次に実行する通常処理である処理1に対 応したレジスタデータを第2のレジスタ群30に復帰する ため、RAM8の処理1に対応した格納領域に格納され ているレジスタデータを第2のレジスタ群30の各レジス タにそれぞれ復帰する。また、処理1の実行アドレスデ 40 ータを実行アドレス退避領域に格納する。

【0053】第2のレジスタ群30の各レジスタへのデー タ復帰が終了すると、タスクマネージャ処理は処理終了 命令を実行し、これにより命令解読回路5から実行プロ グラム切換回路41に通常処理起動指令が供給される。

【0054】時刻t6では実行プログラム切換回路41が 通常処理起動信号をプログラムカウンタ2、レジスタ切 換回路40及びRAM8に供給する。レジスタ切換回路40 は通常処理起動信号が供給されると第2のレジスタ群30 を有効にする。RAM8は実行アドレス退避領域に格納 るか、入力端子41aから信号が入力されると、時刻t 1 で 50 されている処理 1 の実行アドレスデータをデータバス18 に出力し、プログラムカウンタ2はデータバス18を介して供給される処理1の実行アドレスデータを内部に格納する。

【0055】時刻t7からはプログラムカウンタ2から 処理1の実行アドレスデータが命令選択回路4に供給され、処理1の実行が再開される。

【0056】このようにして、処理0から処理1へと実行する処理の切り換えが行なわれる。 以上のようにして、実行プログラム切換回路41の内部のカウンタによって一定時間が経過するか入力端子41aから信号が入力されるごとに、プログラムカウンタ2、レジスタ切換回路40及びRAM8に管理処理起動信号が供給され、通常処理の実行アドレスデータがRAM8に退避され、タスクマネージャ処理の実行アドレスデータがプログラムカウンタ2に設定されて、通常処理からタスクマネージャ処理へと実行が切り換わる。これと同時にレジスタ切換回路40によって有効なレジスタが第2のレジスタ群30から第1のレジスタ群20へと切り換えられる。

【0057】タスクマネージャ処理内では次に実行する 処理の決定と、通常処理の切り換えに必要な第2のレジ 20 スタ群30のデータの入れ換えを行なった後に、実行プロ グラム切換回路41に通常処理起動信号を発生させるため の命令を実行する。

【0058】実行プログラム切換回路41からプログラムカウンタ2、レジスタ切換回路40及びRAM8に通常処理起動信号が供給されると、レジスタ切換回路40は有効なレジスタを第1のレジスタ群20から第2のレジスタ群30へと切り換え、次に実行する通常処理の実行アドレスデータがRAM8からプログラムカウンタ2に設定され、次の通常処理が起動される。

【0059】すなわち、レジスタ切換回路40は実行プログラム切換回路41から供給される信号に応じて、2つのレジスタ群の一方が通常処理を実行するための共用のレジスタ群として、他方は通常処理の実行を管理するタスクマネージャ処理を実行するための専用のレジスタ群として動作するように切り換えを行なう。

【0060】その結果、通常の実行を管理するタスクマネージャ処理を実行するためのレジスタデータをRAM8に退避したり、RAM8からレジスタに復帰させたりする必要がないので、タスクマネージャ処理が簡略化で40きると共に複数のプログラム処理を時分割で実行する場合に処理の切り換えに要する時間を短縮することが可能となる。

【0061】図3は本発明の実施の形態2におけるマイクロプロセッサの構成を示すブロック図である。図3において、1はタイミングジェネレータ、1aは入力端子、2はプログラムカウンタ、3は命令ROM、4は命令選択回路、5は命令解読回路、8はRAM、9はアドレスデコーダ、16はALU、17は1/0ポート、17i0~17i15は入力端子、17o0~17o15は出力端子、18はデ

ータバス、19はアドレスバス、20は第1のレジスタ群、30は第2のレジスタ群、40はレジスタ切換回路、41は実行プログラム切換回路、41aは入力端子、42は格納領域指定手段となる格納領域指定回路、43はレジスタデータ退避手段となるレジスタデータ退避回路である。

【0062】また、図4は本発明の実施の形態2におけるマイクロプロセッサで実行する処理を切り換える場合の動作の流れを示した図である。図4において、実施の形態1と同様に通常処理、およびタスクマネージャ処理10と、割込切換処理のそれぞれの動作順序を示している。【0063】本実施の形態2の図3と実施の形態1の図1に示した構成の違いは、格納領域指定回路42とレジスタデータ退避回路43を新たに設けた点である。以下に前記の各部についてその動作を説明する。

【0064】格納領域指定回路42は、実行中の通常処理の各レジスタデータを格納する領域のアドレスデータがタスクマネージャ処理によって設定され、実行プログラム切換回路41からデータ退避信号が供給されると、このアドレスデータをアドレスデコーダ9に供給する。

【0065】レジスタデータ退避回路43は、実行プログラム切換回路41からデータ退避信号が供給されると、第2のレジスタ群30の各データをRAM8に供給し、RAM8は格納領域指定回路43からアドレスデコーダ9に供給されているアドレスデータに応じた格納領域にこれらのデータを順次格納する。

【0066】図3,図4に示した実施の形態2のマイク ロプロセッサについて、その動作を説明する。また、実 行する処理は前記実施の形態1と同様に、処理0の次に 処理1を実行するものとし、図4において、時刻t1以 30 前では通常処理として処理0の処理プログラムが実行さ れており、第2のレジスタ群30が動作状態となってい る。さらに、実施の形態2の動作において、図4に示す 時刻t0~t2までの通常処理、タスクマネージャ処理、 割込切換処理は、前記実施の形態1と同様である。 刻t 2 では実行プログラム切換回路41がデータ退避信号 を格納領域指定回路42とレジスタデータ退避回路43とに 供給する。格納領域指定回路42には、実行中の通常処理 のレジスタデータを格納する領域のアドレスデータがタ スクマネージャ処理によってあらかじめ設定されてお り、実行プログラム切換回路41からデータ退避信号が供 給されると、処理0に対応したアドレスデータをアドレ スデコーダ9に供給する。レジスタデータ退避回路43は データ退避信号が供給されると、第2のレジスタ群30の 各データをRAM8に順次供給し、RAM8は格納領域 指定回路42からアドレスデコーダ9に供給されている処 理0に対応したアドレスデータに応じた格納領域にこれ らのデータを順次格納する。また、RAM8は実行アド レス退避領域に一時的に格納した処理0の実行アドレス データもRAM8の処理Oに対応した格納領域に格納す 50 る。

【0067】以上のレジスタデータ退避処理と並列に、 時刻t2からはタスクマネージャ処理のプログラムが実 行される。タスクマネージャ処理では通常処理の管理処 理として、まず時刻t2~t3の期間に、複数の通常処理 の優先順位に基づいて、次に実行すべき通常処理を決定 する。

【0068】時刻t3~t4の期間では、実行する処理の 切り換えを行なうタイミングデータを実行プログラム切 換回路41に設定する。

【0069】時刻t4~t5の期間では、時刻t2~t3の 10 期間で決定した次に実行する通常処理の実行準備を行な う。すなわち、次に実行する通常処理である処理1に対 応したレジスタデータを第2のレジスタ群30に復帰する ため、RAM8の処理1に対応した格納領域に格納され ている各レジスタデータを第2のレジスタ群30の各レジ スタにそれぞれ復帰する。また、タスクマネージャ処理 は次の処理の切り換え時のために処理1に対応したレジ スタデータの退避アドレスデータを格納領域指定回路42 に設定する。

【0070】第2のレジスタ群30の各レジスタへのデー 20 タ設定及び格納領域指定回路42に対しアドレスデータの 設定が終了すると、タスクマネージャ処理は処理終了命 令を実行し、これにより命令解読回路5から実行プログ ラム切換回路41に通常処理起動指令が供給される。

【0071】時刻t5では前記実施の形態1の時刻t6の 動作と同様となり、さらに、時刻t6においても実施の 形態1の時刻t7と同様で、処理0から処理1へと実行 する処理が再開される。

【0072】以上のことから、実施の形態1と同様に実 行プログラム切換回路41の内部のカウンタか入力端子41 30 aからの信号入力により、通常処理の実行アドレスデー タがRAM8に退避され、タスクマネージャ処理の実行 アドレスデータがプログラムカウンタ2に設定され、通 常処理からタスクマネージャ処理へと切り換わる。これ と同時にレジスタ切換回路40によって、有効なレジスタ が第2のレジスタ群30から第1のレジスタ群20へと切り 換えられる。

【0073】タスクマネージャ処理内では次に実行する 処理の決定と、次回の処理の切り換えのためのレジスタ データの退避アドレスデータを格納領域指定回路42に設 40 定した後に、実行プログラム切換回路41に通常処理起動 信号を発生させるための処理を行なう。

【0074】これと並列して、実行プログラム切換回路 41からデータ退避信号が出力されることによって、格納 領域指定回路42は処理0に対応したアドレスデータをア ドレスデコーダ9に供給し、レジスタデータ退避回路43 は第2のレジスタ群30の各レジスタデータをRAM8に 供給する。さらに、RAM8は格納領域指定回路42から アドレスデコーダ9に供給されている処理0に対応した ータを順次格納する。

【0075】すなわち、タスクマネージャ処理実行中 に、実行プログラム切換回路41からデータ退避信号が出 力され、格納領域指定回路42はレジスタデータを格納す るためのアドレスデータをアドレスデコーダ9に供給 し、レジスタデータ退避回路43は第2のレジスタ群30の 各レジスタデータをRAM8に供給することによって、 第2のレジスタ群30の各レジスタデータがRAM8に格 納される。

14 .

【0076】その結果、通常処理の実行を管理するタス クマネージャ処理の実行中に、通常処理を実行するため のレジスタデータをRAM8に退避することが可能とな り、複数のプログラム処理を時分割で実行する場合に処 理の切り換えに要する時間をさらに短縮することが可能 となる。

【0077】図5は本発明の実施の形態3におけるマイ クロプロセッサの構成を示すブロック図である。図5に おいて、1はタイミングジェネレータ、1aは入力端 子、2はプログラムカウンタ、3は命令ROM、4は命 令選択回路、5は命令解読回路、8はRAM、9はアド レスデコーダ、16はALU、17はI/Oポート、17iO ~17i15は入力端子、17o0~17o15は出力端子、18はデ ータバス、19はアドレスバス、20は第1のレジスタ群、 30は第2のレジスタ群、40はレジスタ切換回路、41は実 行プログラム切換回路、41aは入力端子、42は格納領域 指定回路、44は読出領域指定手段となる読出領域指定回 路、45はレジスタデータ交換手段となるレジスタデータ 交換回路である。

【0078】また、図6は本発明の実施の形態3におけ るマイクロプロセッサで実行する処理を切り換える場合 の動作の流れを示した図である。図6において、実施の 形態2と同様に通常処理、およびタスクマネージャ処理 と、割込切換処理のそれぞれの動作順序を示している。 【0079】本実施の形態3の図5と実施の形態2の図 3に示した構成の違いは、レジスタデータ退避回路43に 代えてレジスタデータ交換回路45と、読出領域指定回路 44とを設けた点である。以下に前記の各部についてその 動作を説明する。

【0080】格納領域指定回路42は、実行中の通常処理 の各レジスタデータを格納する領域のアドレスデータが 設定され、実行プログラム切換回路41からデータ退避信 号が供給されると、このアドレスデータをアドレスデコ ーダ9に供給する。さらに、読出領域指定回路44から供 給され、次に実行されるデータの格納領域を示すアドレ スデータを格納する。

【0081】読出領域指定回路44は、次に実行する通常 処理のレジスタデータが格納されている領域のアドレス データがタスクマネージャ処理により設定されて、実行 プログラム切換回路41からデータ復帰信号が供給される アドレスデータに応じた格納領域にこれらのレジスタデ 50 と、このアドレスデータをアドレスデコーダ9および格

納領域指定回路42に供給する。

【0082】レジスタデータ交換回路45は、実行プログ ラム切換回路41からデータ退避信号が供給されると、第 2のレジスタ群30の各レジスタに格納されているレジス タデータをRAM8に供給し、RAM8は格納領域指定 回路42からアドレスデコーダ9に供給されているアドレ スデータに応じた格納領域にこれらのレジスタデータを 順次格納する。また、実行プログラム切換回路41からデ ータ退避信号が供給されると、RAM8は読出領域指定 回路44からアドレスデコーダ9に供給されているアドレ 10 スデータに応じた格納領域に格納されている各レジスタ データを、第2のレジスタ群30の各レジスタに順次格納 する。

【0083】図5、図6に示した実施の形態3のマイク ロプロセッサについて、その動作を説明する。実行する 処理は前記実施の形態2と同様に、処理0の次に処理1 を実行するものとし、図6において、時刻t1以前では 通常処理として処理0の処理プログラムが実行されてお り、第2のレジスタ群30が動作状態となっている。ま た、実施の形態3の動作において、図6に示す時刻t0 ~t2までの通常処理, タスクマネージャ処理, 割込切 換処理は、前記実施の形態2と同様である。

【0084】さらに、実施の形態2において、時刻t2 の動作で格納領域指定回路42に、実行中の通常処理のレ ジスタデータを格納する領域のアドレスデータの設定を タスクマネージャ処理で行なうが、実施の形態3ではタ スクマネージャ処理または読出領域指定回路44によって 行なわれる。また、タスクマネージャ処理では通常処理 の管理処理として、時刻t2~t3の期間に複数の通常処 理の優先順位に基づいて、次に実行すべき通常処理を決 30 定し、次に実行する通常処理すなわち処理1に対応した レジスタデータが格納されているRAM8の各アドレス データを読出領域指定回路44に設定する。

【0085】タスクマネージャ処理が読出領域指定回路 44にアドレスデータを設定すると時刻t 3 で実行プログ ラム切換回路41がデータ復帰信号を読出領域指定回路44 とレジスタデータ交換回路40とに供給する。データ復帰 信号が供給されると、RAM8は読出領域指定回路44か らアドレスデコーダ9に供給されるアドレスデータに応 じた格納領域に格納されている各レジスタデータをレジ 40 スタデータ交換回路45に供給する。レジスタデータ交 換回路45はこれらのレジスタデータを第2のレジスタ 群30の各レジスタに順次格納しレジスタデータの復帰動 作が行なわれる。また、RAM8は読出領域指定回路44 から供給されるアドレスデータにしたがって、 処理1の 実行アドレスデータを実行アドレス退避領域に格納す る。

【0086】さらに、読出領域指定回路44はアドレスデ ータを格納領域指定回路42にも供給し、格納領域指定回 時のために処理1に対応したレジスタデータの退避アド レスデータとして内部に格納する。

【0087】以上のレジスタデータ復帰動作と並列し て、時刻t3~t4ではタスクマネージャ処理によって実 行プログラム切換回路41に実行する処理の切り換えを行 なうタイミングデータの設定が実行される。

【0088】第2のレジスタ群30の各レジスタへのレジ スタデータ復帰及び格納領域指定回路42への対しアドレ スデータの設定が終了すると、タスクマネージャ処理は 処理終了命令を実行し、これにより命令解読回路5から 実行プログラム切換回路41に通常処理起動指令が供給さ

【0089】時刻t4の動作は前記実施の形態2の時刻t 5と同様となり、さらに、時刻t5においても実施の形 態2の時刻t6と同様で、処理0から処理1へと実行す る処理が再開される。

【0090】以上のことから、実施の形態2と同様に実 行プログラム切換回路41の内部のカウンタか入力端子41 aからの信号入力により、通常処理の実行アドレスデー 20 タがRAM8に退避され、タスクマネージャ処理の実行 アドレスデータがプログラムカウンタ2に設定され、通 常処理からタスクマネージャ処理へと切り換わる。これ と同時にレジスタ切換回路40によって、有効なレジスタ が第2のレジスタ群30から第1のレジスタ群20へと切り 換えられる。

【0091】そして、タスクマネージャ処理内では次に 実行する処理の決定が行なわれるが、この実行に並列に 処理0のレジスタデータの退避が行なわれる。 すなわ ち、実行プログラム切換回路41からデータ退避信号が出 力されることによって、格納領域指定回路42は処理0に 対応したアドレスデータをアドレスデコーダ9に供給 し、レジスタデータ交換回路45は第2のレジスタ群30の 各レジスタデータをRAM8に供給する。さらに、RA M8は格納領域指定回路42からアドレスデコーダ9に供 給されている処理0に対応したアドレスデータに応じた 格納領域にこれらのレジスタデータを順次格納する。

【0092】タスクマネージャ処理で次に実行する処理 が決定され、読出領域指定回路44に処理1のレジスタデ ータが格納されているRAM8のアドレスデータが設定 されると、実行プログラム切換回路41がデータ復帰信号 を読出領域指定回路44とレジスタデータ交換回路45とに 供給する。データ復帰信号が供給されると、RAM8は 読出領域指定回路44からアドレスデコーダ9に供給され ているアドレスデータに応じた格納領域に格納されてい る各レジスタデータをレジスタデータ交換回路45に供給 し、レジスタデータ交換回路45はこれらのレジスタデー タを第2のレジスタ群30の各レジスタに順次格納しレジ スタデータの復帰動作が行なわれる。

【0093】また、読出領域指定回路44はアドレスデー 路42は供給されるアドレスデータを次の処理の切り換え 50 タを格納領域指定回路42にも供給し、格納領域指定回路

42は供給されるアドレスデータを次の処理の切換時のた めに処理1に対応したレジスタデータの退避アドレスデ ータとして内部に格納する。

【0094】すなわち、タスクマネージャ処理実行中 に、実行プログラム切換回路41からデータ退避信号が出 力されると、格納領域指定回路42はレジスタデータを格 納するためのアドレスデータをアドレスデコーダ9に供 給する。レジスタデータ交換回路45は第2のレジスタ群 30の各レジスタデータをRAM8に供給することによっ て、第2のレジスタ群30の各レジスタデータがRAM8 10 に退避される。実行プログラム切換回路41からデータ復 帰信号が出力されると、読出領域指定回路44はレジスタ データを復帰するためのアドレスデータをアドレスデコ ーダ9に供給し、レジスタデータ交換回路45はRAM8 に格納されている第2のレジスタ群30の各レジスタデー タを第2のレジスタ群30に設定することによって、第2 のレジスタ群30の各レジスタデータを復帰する。

【0095】その結果、通常処理の実行を管理するタス クマネージャ処理の実行中に、実行を中断する通常処理 のレジスタデータの退避と実行を再開する通常処理のレ 20 ジスタデータの復帰を行なうことが可能となり、複数の プログラム処理を時分割で実行する場合の切り換えに要 する時間をさらに短縮することが可能となる。

【0096】なお、実施の形態1~3では、いずれのレ ジスタ群も5つのレジスタで構成される場合について説 明しているが、いくつのレジスタで構成される場合でも 全く同様にして、プログラムの実行の切換時間を短縮す ることができる。

【0097】また、タスクマネージャ処理の起動信号 は、実行プログラム切換回路41の内部のタイマーがプロ 30 グラムによってあらかじめ設定されたカウントデータを カウントするごとに発生する場合について説明している が、入力端子41aから外部信号が入力された場合にタス クマネージャ処理の起動信号が発生するような構成にし ても、全く同様にプログラムの実行の切換時間を短縮す ることができる。

#### [0098]

【発明の効果】以上説明したように、本発明のマイクロ プロセッサによれば、処理管理プログラム専用の第1の レジスタ群と通常処理全てに共用の第2のレジスタ群の 40 2つのレジスタ群を有し、処理管理プログラムの実行時 にはレジスタ切換手段により第1のレジスタ群を動作状 態とする。これにより、実行処理の切り換えを行なう度 に処理管理プログラムのレジスタデータの復帰および退 避を行なわずに処理管理プログラムを実行し、複数の処 理プログラムを時分割で実行することができる。その結 果、処理管理プログラムが複雑とならず、また処理プロ グラムの実行切換時間も短縮することができる。

【0099】また、実行処理の切り換え時には、レジス

格納領域指定データに基づいて、処理管理プログラムの 実行中に自動的に通常処理のレジスタデータをレジスタ データ格納手段に格納する。これにより、処理管理プロ グラムのソフトウエア処理により通常処理のレジスタデ ータの退避を行なわずに複数の処理プログラムを時分割 で実行することができる。その結果、処理管理プログラ ム処理の実行と並列にレジスタデータの退避が行なわれ るため、プログラムの実行切換時間をさらに短縮するこ とができる。

18 ·

【0100】また、実行処理の切り換え時には、レジス タデータ交換手段が格納領域指定手段および読出領域指 定手段に格納されているデータに基づいて、処理管理プ ログラムの実行中に自動的に通常処理のレジスタデータ の退避および復帰を行なう。これにより、処理管理プロ グラムのソフトウエア処理により通常処理のレジスタデ ータの退避および復帰を行なわずに複数の処理プログラ ムを時分割で実行することができる。その結果、処理管 理プログラム処理の実行と並列にレジスタデータの退避 と復帰が行なわれるため、処理プログラムの実行切換時 間をよりいっそう短縮することができるという効果を奏 する。

#### 【図面の簡単な説明】

【図1】本発明の実施の形態1におけるマイクロプロセ ッサの構成を示すブロック図である。

【図2】本発明の実施の形態1におけるマイクロプロセ ッサで実行する処理を切り換える場合の動作の流れを示 した図である。

【図3】本発明の実施の形態2におけるマイクロプロセ ッサの構成を示すブロック図である。

【図4】本発明の実施の形態2におけるマイクロプロセ ッサで実行する処理を切り換える場合の動作の流れを示 した図である。

【図5】本発明の実施の形態3におけるマイクロプロセ ッサの構成を示すブロック図である。

【図6】本発明の実施の形態3におけるマイクロプロセ ッサで実行する処理を切り換える場合の動作の流れを示 した図である。

【図7】従来のマイクロプロセッサの構成を示したブロ ック図である。

【図8】マイクロプロセッサで実行する処理を切り換え る場合の動作の流れを示した図である。


#### 【符号の説明】


1…タイミングジェネレータ、 1a…入力端子、 …プログラムカウンタ、3…命令ROM、 4 …命令選 択回路、 5…命令解読回路、 6…タイマー、 割込処理起動回路、 7a, 17i0~17i15, 41a…入力端 子、 8…RAM、 9…アドレスデコーダ、 10…レ ジスタ群、 11, 21, 31…レジスタa、12, 22, 32…レ ジスタb、 13, 23, 33…アキュムレータ、 14, 24, 3 タデータ退避手段が格納領域指定手段に格納されている 50 4…フラグレジスタ、 15.25.35…スタックポイン

タ、 16…ALU、 17…I / Oポート、 17o O ~ 17o 15…出力端子、 18…データバス、 19…アドレスバス、20…第1のレジスタ群、 30…第2のレジスタ群、


\*路、 42…格納領域指定回路、 43…レジスタデータ退 避回路、 44…読出領域指定回路、 45…レジスタデー タ交換回路。

20 :






【図3】



【図5】



【図7】

